東京電子（Tokyo Electron Limited，簡稱 TEL，日股代號8035）是全球領先的半導體製造設備（SPE）供應商，總部位於日本東京都港區赤坂，它是全球第三大半導體設備商（僅次於美國的應用材料 Applied Materials 與荷蘭的艾司摩爾 ASML），在半導體供應鏈中具有舉足輕重的地位。
東京電子的業務幾乎涵蓋了半導體前段製程（Front-end）的所有關鍵步驟（除了光刻機外），其主要產品線包括：
1) 塗佈顯影設備（Coater/Developer）： 這是 TEL 的王牌產品，全球市佔率高達 90% 以上。它是光刻製程中不可或缺的配套設備，與 ASML 的極紫外光（EUV）光刻機緊密配合。
2) 蝕刻設備（Etch）： 主要用於在晶圓上刻蝕出微細電路。雖然面臨 Lam Research 的強烈競爭，但 TEL 在高深寬比（HAR）蝕刻技術上具有優勢。
3) 薄膜沉積設備（Deposition）： 包括化學氣相沉積（CVD）和原子層沉積（ALD），用於在晶圓上生長極薄的材料層。
4) 清洗設備（Cleaning）： 在製程切換間移除雜質。隨著製程微縮，清洗的重要性日益增加。
5) 晶圓測試與封裝設備（Test & Wafer Bonder）：
隨著「先進封裝」技術興起，TEL 的晶圓鍵合機（Wafer Bonder）正成為新的增長點。
公司的競爭優勢包括：
1) 技術壟斷性： 在塗佈顯影領域幾乎沒有競爭對手，這讓它在 EUV 生態系中擁有極高的話語權。
2) 研發投入： TEL 每年投入巨額研發經費（約營收的 10% 以上），確保在 2 奈米及更先進製程中保持領先。
3) 客戶關係： 與台積電（TSMC）、三星（Samsung）、英特爾（Intel）等全球代工巨頭有著數十年的深度合作關係。
4) 高利潤率： 由於技術門檻高，其營業利益率通常維持在 25%-30% 的高水準。
至於未來前景與成長動能，則有以下各重心：
1) AI 浪潮帶動的硬體需求 人工智慧（AI）的爆發帶動了對高性能運算（HPC）晶片的需求，這些晶片需要最先進的邏輯製程（如 3nm、2nm）以及高頻寬記憶體（HBM），TEL 的設備在製造這些高端晶片時不可或缺。
2) 先進封裝（Advanced Packaging） 當摩爾定律放緩，晶片製造轉向「小晶片（Chiplet）」和「3D 堆疊」技術，TEL 開發的永久鍵合（Permanent Bonding）技術對於 HBM3/HBM4 記憶體的生產至關重要，這將成為未來幾年的重要營收來源。
3) 2 奈米與 GAA 架構轉型 隨著電晶體架構從 FinFET 轉向 GAA（全環繞閘極），製程步驟變得更加複雜，對薄膜沉積和精準蝕刻的需求量大幅增加，這有利於提高 TEL 的單機價值（Content per Wafer）。
4) 日本半導體復興 日本政府正大力扶持本土半導體產業（如 Rapidus 的成立），作為日本半導體設備的領頭羊，TEL 將直接受益於政府補貼與本土供應鏈的重組。
然而，TEL亦面臨不少的挑戰與風險：
1) 地緣政治與出口管制： 美國對中國半導體產業的制裁，迫使日本也採取類似限制，中國曾是 TEL 的重要市場（營收佔比一度超過 40%），出口管制可能影響其在中低階製程以外的增長空間。
2) 週期性波動： 半導體產業具有明顯的循環性，當消費性電子（手機、PC）需求低迷時，晶圓廠會推遲資本支出，直接影響 TEL 的訂單。
3) 競爭壓力： 在蝕刻領域面臨 Lam Research 的競爭，在薄膜沉積領域面臨 Applied Materials 的挑戰。
東京電子（TEL）是一家技術護城河極深的「軍火商」，只要全球對運算能力的需求持續增長，無論是 AI、自動駕駛還是 5G，最終都必須回歸到半導體製造。儘管短期內受地緣政治和行業週期影響，但中長期來看，憑藉其在 EUV 塗佈顯影 和 先進封裝鍵合 技術上的壟斷地位，東京電子的前景依然秀麗。
